동기식 디지털 계위 가상 연접 딜레이 보상 버퍼 효율을 향상시키는 방법 및 장치

Method and apparatus for improving the effect of the synchronous digital hierarchy virtual concatenation delay compensation buffer

Abstract

본 발명은 동기식 디지털 계위 가상 연접 딜레이 보상 버퍼 효율을 향상시키는 방법에 관한 것으로서, 상기 방법에는, 가상 컨테이너 VC를 동기식 동적 임의 접근 메모리 SDRAM의 메모리 뱅크 Bank에 맵핑시키며; 상기 가상 컨테이너 VC의 SDRAM의 쓰기 요청을 각각 대응되는 가상 컨테이너 VC의 쓰기 요청 선입선출 FIFO 레지스터에 쓰며; 상기 가상 컨테이너 VC의 SDRAM의 읽기 요청을 각각 대응되는 가상 컨테이너 VC의 읽기 요청 선입선출 FIFO 레지스터에 쓰며; 상기 V`C의 쓰기 요청 FIFO 레지스터와 상기 VC의 읽기 요청 FIFO 레지스터를 폴링하는; 것이 포함된다. 그리고 본 발명은 또 동기식 디지털 계위 가상 연접 딜레이 보상 버퍼 효율을 향상시키는 장치를 제공한다. 본 발명에 의하면, SDRAM 조작의 낭비적인 오버헤드를 감소시켜 SDH 가상 연접 딜레이 보상 버퍼 효율을 향상시킨다.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle