플래쉬 메모리 소자 및 그의 제조 방법

Flash memory device and manufacturing method thereof

Abstract

PURPOSE: A flash memory device and a manufacturing method thereof are provided to remove a void due to the height of a gate pattern by reducing the height of the gate pattern in a source active region by excluding a floating gate of the gate pattern. CONSTITUTION: A device isolation layer(30) is formed on one of a plurality of active regions(40) to isolate an active region from a source active region. An oxide layer(60) for tunneling is formed on the upper side of a semiconductor substrate of the active regions. A gate pattern including a floating gate layer(70) and an insulation layer(80) is formed on the semiconductor substrate of the active region. A control gate layer(90) is formed on the semiconductor substrate including the gate pattern.
본 발명은 반도체 메모리 소자에 있어서, 특히 NOR 타입의 플래쉬 메모리 소자 및 그의 제조 방법에 관한 것으로, 소스액티브영역에서 게이트패턴의 플로팅 게이트를 배제하여 소스액티브영역에서의 게이트패턴의 층 높이를 줄임으로써, 그 게이트패턴의 층 높이로 인해 발생하던 보이드를 제거하며, 그 보이드 제거로써 소스영역과 드레인영역에서 콘택 형성을 위해 매립되는 금속물질 즉, 텅스텐의 확장 가능성을 제거하여 소자 수율을 향상시켜 주는 발명이다. NOR 타입, 플래쉬 메모리 소자

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (2)

    Publication numberPublication dateAssigneeTitle
    CN-103943625-AJuly 23, 2014上海华力微电子有限公司NAND flash device and manufacturing method thereof
    CN-103943625-BAugust 31, 2016上海华力微电子有限公司一种nand闪存器件及其制造方法